一直以来，7nm对台积电来说都是意义重大，因这一工艺水平不仅是它远远将竞争者远远甩在身后的关键点，也一度让其赚得盆满钵满。为了延续这样的优势，台积电最近宣布了基于7nm工艺的芯片成果，以表达其对于芯片设计封装的新想法。
据悉，在vlsi symposium（超大规模集成电路研讨会）期间，台积电展示了自己设计的一颗小芯片（chiplet）this，以展现其用先进互连和封装技术对当下超大规模芯片功耗和性能挑战的优化。
该芯片采用了一种双芯片设计，这种技术可以通过添加额外的phy来进行扩展，芯片不同单元间以及不同芯片之间可以形成互联。每个小芯片具有15个金属层，模具本身仅为4.4毫米×6.2毫米（27.28mm）。除了双芯片结构，在基本参数上，this还采用7nm工艺和cowos（晶圆基底封装，用于内建cortex a72核心和6mib三缓）。
台积电采用的是arm cortex-a72内核，针对turbo频率大于4ghz电压操作特性，它为其配备了高性能单元（7.5t，3p + 3n）并定制设计1级高速缓存单元，这一模块有两个l2缓存块，每个1mib，这些是使用它们的高电流位单元实现的，并以半速运行。此外，还有一个大型的6mib l3缓存，使用高密度位单元实现，并以四分之一速度运行。
数据显示，在两倍的时钟速度下，芯片物理层运算速度为8gt/s。在互连宽度（ interconnect width）为320位时，两个裸片之间的总带宽为320 gb / s。在40μm的bump pitch 下，这实际上是我们在最近的芯片设计中看到的最激进的间距之一，它还可以达到1.6 tb / s /mm2的数据通量。在1.20的电压下，cortex内核可以达到4ghz，实测最高达到了4.2ghz（1.375v）。
台积电称，这款芯片是为高性能计算平台设计。综合来看，其性能还是十分喜人的。

---